Datenblatt-pdf.com



MX88V44 Datasheet Detailansicht - MXIC

Teilenummer MX88V44 Schematic
Beschreibung Analog LCD Panel Controller
Hersteller MXIC
Logo MXIC Logo 
Vorschau
Gesamt 30 Seiten
		
MX88V44 Datenblatt PDF

1 Page

MX88V44 Datasheet, Funktion
        
AGND 
AVDD5 
AGND5 
AVDDR 
AGNDR 
VPP 
VSS 
VDD 
GND 
22,26,39 
45, 51 
47, 49 
41 
43 
52 
61 
13,21,25,64,80 
8,18,24,66 
Pin List    (80pin include power pin) 
Confidential
      MX88V44 
Revision  1.16 
ADC Ground 
5V RGBDAC power 
RGBDAC Power 
5V DAC trace power 
DAC trace ground 
5V Digital I/O power 
Ground for 5V I/O pin 
2.5V digital Core Power & PLL power 
Digital Core ground & PLL ground 
Pin Name  Pin No.  In/Out  Type  Pad Name 
Description 
1. Digital Video Interface 
DCLK 
76 
I  cmos  PDIS0C 
Digital Video Input Clock 
DHSYNC 
9 
I  cmos  PDIC0C 
Digital Video Input Hsync 
DVSYNC 
10 
I  cmos  PDIC0C 
Digital Video Input Vsync 
DI[7:0] 
7,6,4,3,2,
I  cmos  PDIC0C 
8-bit Digital Video data input 
1,79,78 
Itís alternating between Y and Cb or Cr cycle by cycle 
compliant to the ITU-BT.656/601 standard 
2. Serial MIC Interface 
SCK 
71 
I  2mA  PDIS0C 
Serial Clock 
SCSx 
72 
I  2mA  PDIS0C 
Serial Interface Chip Select 
Active low. When 0, means a valid serial transfer cycle
SDQ 
73  IO  2mA  PDB0MC0C Serial Data Input/Output 
BTYPE 
67 
I   
PDIC0C 
3-wire or 2wire select    0: 2-wire 1: 3-wire 
3. LCD TCON Interface (5V compatible PAD to support Sharp panel)                                                                       
CLD/CPH*  62 
O  4mA  PHT2M 
Clock Signal for source driver 
CTR/OEV2*  63 
O  4mA  PHT2M 
Control Signal for source driver 
CLS/CPV*  65 
O  4mA  PHT2M 
Clock Signal for gate driver 
SPS/STV* 
60 
O  4mA  PHT2M 
Start signal for gate driver 
SPIO/STH*  58 
O  4mA  PHT2M 
Start signal for source driver 
OEV3 
57 
O  4mA  PHT2M 
Panasonic panel gate driver enable 3   
MOD1/OEH*  56 
O  4mA  PHT2M 
 
 6

6 Page

MX88V44 pdf, datenblatt
Confidential
MX88V44                
 
0x02 
0x03 
0x04 
0x05 
0x06 
Revision  1.16 
D4  TVdecoder_EN TV Decoder Enable 
1: Enable (default) 
0: Disable.   
When disabled, the clock input of the TV 
Decoder will be masked off. 
(tvdecoderís pll will be masked) 
D3    Reserved 
D2  LCD_EN  LCD Enable 
1: Enable (default) 
0: Disable.   
When disabled, the clock input to the LCD data 
path TCON and RGB DAC will be masked off. 
D1  PLL_EN  Tcon PLL Enable 
1: Enable (default) 
0: Disable.   
When disabled, the CLKIN will be selected as 
the PLL_CLK. 
D0 
osc_en 
OSC Enable 
1: Enable oscillator circuit (default) 
0: Disable oscillator circuit by putting the   
        OSC pad into power down. 
PLLCFGL    (PLL Configuration M value) (0x02,0x03 for Tcon pll) 
D7-0
pll_m 
M value of the PLL (default value is 0x01) 
PLLCFGH    (PLL Configuration N value) 
D7-0
pll_n 
N value of the PLL (default value is 0x0d) 
D7-0 hrst_val [7:0]  HRST_CNT count down value LOW Byte   
Hrst_val [7:0] of 9 bit (default value is 0x1b) 
hrst_cnt counter will be count down from the 
value of hrst_val to zero when EAV data format 
is detected 
D7-3
  Reserved 
D2-0 hrst_val [10:8]  HRST_CNT count down value HIGH Byte   
Hrst_val[10:8] of 11 bit (default is 0) 
D7-0 hds601[7:0]  CCIR601 horizontal start low byte (default 0) 
  12

12 Page





SeitenGesamt 30 Seiten
PDF Download[ MX88V44.PDF ]

Link teilen



Besondere Datenblatt

TeilenummerBeschreibungHersteller
MX88V44Analog LCD Panel ControllerMXIC
MXIC



TeilenummerBeschreibungHersteller
CD4013BC

Dual D Flip-Flop.

National Semiconductor
National Semiconductor
CD40175BC

Hex D-Type Flip-Flop / Quad D-Type Flip-Flop.

Fairchild Semiconductor
Fairchild Semiconductor
GUVA-S12SD

UV-B Sensor.

ROITHNER
ROITHNER
HV101WU1-1E6

TFT LCD.

HYDIS
HYDIS
KTD1146

EPITAXIAL PLANAR NPN TRANSISTOR.

KEC
KEC

Index : 0  1  2  3  4  5  6  7  8  9  A  B  C  D  E  F  G  H  I  J  K  L  M  N  O  P  Q  R  S  T  U  V  W  X  Y  Z






www.Datenblatt-PDF.com    |   2018   |  Kontakt  |   Suche