|
|
Teilenummer | 21140A |
|
Beschreibung | PCI Fast Ethernet LAN Controller Hardware Reference Manual | |
Hersteller | Digital Equipment | |
Logo | ||
Gesamt 30 Seiten DIGITAL Semiconductor 21140A
PCI Fast Ethernet LAN Controller
Hardware Reference Manual
Order Number: EC–QN7NF–TE
Revision/Update Information: This is a revised document. It supersedes the
DIGITAL Semiconductor 21140A PCI Fast
Ethernet LAN Controller Hardware Reference
Manual, EC–QN7NE–TE.
Digital Equipment Corporation
Maynard, Massachusetts
http://www.digital.com/semiconductor
3.2.2.1
3.2.2.2
3.2.2.3
3.2.2.4
3.2.2.5
3.2.2.6
3.2.2.7
3.2.2.8
3.2.2.9
3.2.2.10
3.2.2.11
3.2.2.12
3.2.2.13
Bus Mode Register (CSR0–Offset 00H). . . . . . . . . . . . . . . . . . . . . . . . .
Transmit Poll Demand Register (CSR1–Offset 08H) . . . . . . . . . . . . . . .
Receive Poll Demand Register (CSR2–Offset 10H) . . . . . . . . . . . . . . .
Descriptor List Address Registers (CSR3–Offset 18H and
CSR4–Offset 20H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Status Register (CSR5–Offset 28H) . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Operation Mode Register (CSR6–Offset 30H) . . . . . . . . . . . . . . . . . . . .
Interrupt Enable Register (CSR7–Offset 38H) . . . . . . . . . . . . . . . . . . . .
Missed Frames and Overflow Counter (CSR8–Offset 40H) . . . . . . . . . .
Boot ROM, Serial ROM, and MII Management Register
(CSR9–Offset 48H) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Boot ROM Programming Address Register (CSR10–Offset 50H) . . . . .
General-Purpose Timer Register (CSR11–Offset 58H) . . . . . . . . . . . . .
General-Purpose Port Register (CSR12–Offset 60H) . . . . . . . . . . . . . .
Watchdog Timer Register (CSR1–Offset 78H). . . . . . . . . . . . . . . . . . . .
3–18
3–22
3–23
3–24
3–26
3–31
3–40
3–44
3–46
3–48
3–49
3–50
3–52
4 Host Communication
4.1
4.2
4.2.1
4.2.1.1
4.2.1.2
4.2.1.3
4.2.1.4
4.2.1.5
4.2.2
4.2.2.1
4.2.2.2
4.2.2.3
4.2.2.4
4.2.2.5
4.2.3
4.2.3.1
4.2.3.2
4.2.3.3
4.2.3.4
4.3
4.3.1
4.3.2
4.3.3
4.3.4
4.3.5
4.3.5.1
4.3.5.2
Data Communication . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Descriptor Lists and Data Buffers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Receive Descriptors. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Receive Descriptor 0 (RDES0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Receive Descriptor 1 (RDES1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Receive Descriptor 2 (RDES2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Receive Descriptor 3 (RDES3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Receive Descriptor Status Validity . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Transmit Descriptors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Transmit Descriptor 0 (TDES0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Transmit Descriptor 1 (TDES1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Transmit Descriptor 2 (TDES2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Transmit Descriptor 3 (TDES3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Transmit Descriptor Status Validity . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Setup Frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
First Setup Frame. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Subsequent Setup Frames . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Perfect Filtering Setup Frame Buffer . . . . . . . . . . . . . . . . . . . . . . . . . . .
Imperfect Filtering Setup Frame Buffer . . . . . . . . . . . . . . . . . . . . . . . . .
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Reset Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Arbitration Scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Startup Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Receive Process . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Descriptor Acquisition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Frame Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–1
4–1
4–3
4–3
4–8
4–9
4–10
4–10
4–12
4–13
4–16
4–18
4–19
4–19
4–20
4–21
4–21
4–21
4–24
4–30
4–30
4–31
4–33
4–34
4–35
4–35
4–35
iv
6 Page 5–5
5–6
5–7
5–8
5–9
5–10
5–11
5–12
5–13
6–1
6–2
7–1
7–2
7–3
7–4
7–5
7–6
7–7
7–8
7–9
7–10
Memory Read Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Memory Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
21140A-Initiated Retry Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Normal Completion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Master Abort . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Target Abort . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Target Disconnect . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Target Retry . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Parity Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Ethernet Frame Format. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Preamble Recognition Sequence in SRL Mode . . . . . . . . . . . . . . . . . . . . . . . . . .
Boot ROM, Serial ROM, and External Register Connection . . . . . . . . . . . . . . . . .
Boot ROM Byte Read Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Boot ROM Byte Write Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Boot ROM Dword Read Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Read Cycle (Page 1 of 2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Read Cycle (Page 2 of 2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Read Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Write Cycle (Page 1 of 2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Write Cycle (Page 2 of 2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Write Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–8
5–9
5–10
5–11
5–12
5–13
5–14
5–15
5–16
6–8
6–16
7–2
7–4
7–5
7–6
7–8
7–9
7–10
7–11
7–12
7–13
x
12 Page | ||
Seiten | Gesamt 30 Seiten | |
PDF Download | [ 21140A Schematic.PDF ] |
Teilenummer | Beschreibung | Hersteller |
21140 | DEC Chip | Digital Equipment |
21140A | PCI Fast Ethernet LAN Controller | Digital Equipment |
21140A | PCI Fast Ethernet LAN Controller Hardware Reference Manual | Digital Equipment |
Teilenummer | Beschreibung | Hersteller |
CD40175BC | Hex D-Type Flip-Flop / Quad D-Type Flip-Flop. |
Fairchild Semiconductor |
KTD1146 | EPITAXIAL PLANAR NPN TRANSISTOR. |
KEC |
www.Datenblatt-PDF.com | 2020 | Kontakt | Suche |